Mikroarsitektur
Desain dasar dari sebuah mikroprosesor. Ini mencakup desain pipa instruksi dan teknik pelaksanaan, jumlah dan gaya on-board cache dan teknik caching dan jenis dan kecepatan bus sistem. Mikroarsitektur juga mendefinisikan teknologi proses dan bahan dasar yang digunakan untuk pembangunan transistor, komponen elektronik dan interkoneksi.
Desain dasar dari sebuah mikroprosesor. Ini mencakup desain pipa instruksi dan teknik pelaksanaan, jumlah dan gaya on-board cache dan teknik caching dan jenis dan kecepatan bus sistem. Mikroarsitektur juga mendefinisikan teknologi proses dan bahan dasar yang digunakan untuk pembangunan transistor, komponen elektronik dan interkoneksi.
Mikroarsitektur Vs. Arsitektur
Mikroarsitektur adalah desain yang sangat spesifik dari sebuah mikroprosesor, sementara arsitektur chip mengacu pada keluarga yang lebih luas chip.
Sebagai contoh, keluarga x86 Intel, yang dikenal sebagai "IA-32," adalah arsitektur, sementara P5, P6, NetBurst, dll microarchitectures yang diimplementasikan untuk IA-32. 
IA-32 microarchitectures
Mikroarsitektur adalah istilah yang digunakan untuk menggambarkan sumber dan metode yang digunakan untuk mencapai arsitektur spesifikasi . Istilah ini biasanya meliputi cara di mana sumber daya ini diselenggarakan serta teknik desain yang digunakan dalam prosesor untuk mencapai target biaya dan tujuan kinerja. Mikroarsitektur dasarnya membentuk sebuah spesifikasi untuk pelaksanaan logis.
Sumber : "Anatomi dari Mikroprosesor Kinerja Tinggi Perspektif Sistem "
Mikroarsitektur (kadang disingkat μarch), juga disebut organisasi komputer, adalah cara yang diberikan set instruksi arsitektur (ISA) dilakukan pada prosesor. Sebuah ISA yang diberikan dapat dilaksanakan dengan microarchitectures berbeda. Implementasi mungkin berbeda, sesuai dengan tujuan yang berbeda dari desain yang diberikan atau karena perubahan dalam teknologi. Arsitektur Komputer adalah kombinasi dari mikroarsitektur dan desain set instruksi.
Sumber : http://en.wikipedia.org/wiki/Microarchitecture
Diagram Processor
Misalkan kita ambil contoh K6-2 AMD.
Di atas di sebelah kiri, instruksi L1 cache (cache data di bawah) di mana ke depan semua petunjuk datang dari memori (kasus AMD). Sistem bawah predecodage digunakan untuk memeriksa mereka jenis instruksi yang tiba (kenangan atau eksekusi) dan digunakan untuk prediksi koneksi. Seluruh terhubung ke sebuah plug instruksi yang mengirimkan 2 instruksi X86 dengan siklus jam menuju 4 Decoder instruksi (bagian dari CISC dengan RISC) Ini decoding dilakukan oleh kode mikro Rom. Instruksi RISC ditransfer ke tabel dari kegemaran dari koneksi, terkait cache yang lain. Saham lain, petunjuk yang dirawat di RISC oleh Link Kontrol instruksi yang juga mengirimkan instruksi mulai dari tangki dari 24 perintah RISC86 terhadap berbagai bagian di bawah ini: Load dan Store (manajemen memori), dua unit entireties dan salah satu floating point , sebuah unit dari koneksi yang juga mengelola tabel prediksi dan unit multi-media yang berhubungan dengan MMX instruksi. Seluruh terhubung ke bus data eksternal melalui cache data dan Unit Bus antarmuka yang juga mengelola Cache instruksi.
Adapun Struktur dari internal Athlon 64 :
Arsitektur Athlon 64 bukan revolusioner. Data dikirim dan diterima melalui memori controller Hyper-transport dan laporan kontroler di sebelah kiri. Mereka dikirim baik cadangan pengajaran. Topeng instruksi L1 terhubung ke sirkuit prediksi koneksi juga memungkinkan untuk memberikan instruksi untuk prosesor.
Bagian merah mengumpulkan decoding dari CISC terhadap RISC dengan 3 tingkat decoding. Para magang berbagai bagian tidak relatif kecil prosesor yang kita tahu: unit perhitungan ALU, AGU (Alamat Link Generasi) untuk perhitungan pada alamat, FADD (menghitung unit floating point).
Data kemudian kembali, baik terhadap L1 masker yang sesuai, atau terhadap memori.
Sumber : http://www.ybet.be/en-hardware-1-07/structure-processor.htm
http://www.ybet.be/en-hardware-1-07/structure-athlon-64.htm
